Úloha prezentuje možnosti zpracování signálu z diskrétních senzorů s pulzním výstupem (optické senzory, rotační senzory, Hallova sonda – detekce natočení hřídele, rychlosti kol (ABS) nebo pozice pístů apod.
Pomoci J-K klopných obvodů sestavte zapojení čtyřbitového čítače.
Zapojte 7493 jako čtyřbitový čítač.
Pomocí 7493 realizujte děličku pulsů.
Záznam průběhů signálů proveďte s využitím přístroje - Logic Analyzer.
Obr. 1 Zapojení čtyřbitového asynchronního čítače s J-K klopnými obvody
Obr. 2 Zapojení čtyřbitového asynchronního čítače s IO 74LS93
Binární čtyřbitový
asynchronní čítač 7493 obsahuje celkem čtyři klopné obvody
typu
J-K. První klopný obvod má spouštěcí vstup CKA a je
schopný pracovat samostatně jako dělič dvěma. Následující 3
klopné obvody (spouštěcí vstup CKB) jsou zapojené jako čítač
s modulem 8. Čítač má dva nulovací vstupy R0(1) a R0(2), kterými
je možné všechny výstupy klopných obvodů vynulovat. Nulování
se zajistí přivedením logických jedniček současně na oba
vstupy R0(1) a R0(2). Toho lze využít pro zkrácení čítacího
cyklu při návrhu čítače. Spojí-li se výstup QA se vstupem CKB
lze obvod použít jako asynchronní čítač s modulem 16 v binárním
kódu.
Změna logických úrovní na výstupech nastane během sestupné hrany vstupního signálu, který je přiváděn na VSTUP. Vstupní pulsy generujeme pomocí časové základny – TIME BASE. K indikaci výstupu časové základny použijeme statickou logickou sondu – LOG PROBE (bit A0). Stavy výstupních proměnných Q1 až Q4 zobrazíme pomocí statické logické sondy – LOG PROBE.
Obr. 3 Schématická značka čítače 7493 a reálný obvod
Čítače můžeme zapojovat do kaskády, a tak generovat nejen 4 bitové čítače, ale i 8, 12, 16, bitové čítače. Průběhu z jednotlivých výstupů jsou na následujícím obrázku.
Obr. 3 Časové průběhy na vstupu a výstupech binárního asynchronního čtyřbitového čítače
Vnitřní struktura se nejčastěji skládá ze dvou na sebe navazujících klopných obvodů typu D (Master-Slave struktura) nebo ze soustavy hradel NAND/NOR a skládá se z těchto částí:
Vstupní hradla (AND nebo NAND): Vyhodnocují stav vstupů J a K společně s hodinovým signálem (Clock, CLK) a přivedenými stavy z výstupů.
Zpětnovazební smyčka: Výstupy Q a not Q jsou přivedeny zpět na vstupní hradla. Ta zajistí, že při aktivaci obou vstupů (J=1, K=1) se vnitřní stav překlopí do opačné hodnoty (tzv. negace).
Bistabilní klopný obvod (paměťová část): Uchovává nastavený stav, i když se vstupní signály změní.
Obr. 4 Vnitřní struktura J-K klopného obvodu
J-K klopný obvod sestavený se základních typů hradel je implementován jako jedná součástka viz následující obrázek a můžeme se na něj dívat jako na „black box“ s definovanými vstupy a výstupy, které pracují na základě pravdivostní tabulku.
Obr. 5 Schématická značka J-K klopného obvodu
Pravdivostní tabulka pro J-K klopný obvod je na následujícím obrázku společně se stavovým diagramem J-K klopného obvodu.
Obr. 6 Pravdivostní tabulka a stavový diagram J-K klopného obvodu
Obvody mají resetovací a nastavovací vstupy, které lze v libovolném stavu aktivovat, tj. nastavit do aktivního stavu při určité kombinaci výstupů. Tím můžeme vytvářet děličky pulsů (signálů) 2, 3, 4, 5, … . Schéma děličky 6 je na následujícím obrázku (k resetu dochází při kombinaci (0110) bin, tj. (6) dec)
Obr. 8 Realizace děličky pulsů 6 pomocí J-K klopných obvodů
Obr. 9 Zapojení IO 7493 se stavebnici DOMINOPUTER
S využitím stavebnice DOMINOPUTER sestavte postupně obvody na obr. 1 (čítač sestavený pomocí J-K klopných obvodů) a obr. 2 (čítač implementovaný v 7493).
Pro generování signálů CLC, SET a RESET využijte modul s tlačítky (pull-up rezistory jsou již implementovány v modulu).
Připojte sondy z Logic Analyzer A0 – vstup, A1 – A4 výstupy a propojte Logic Analyzer přes USB rozhraní s PC.
Spusťte aplikaci pro Logic Analyzer v PC.
Pro obě zapojení zaznamenejte průběhy signálů (vstup a výstupy). V závěru provedete analýzu průběhů jednotlivých signálů z grafů.
Připojte výstup z IRC snímače na vstup čítače a začněte otáčet s IRC snímačem. Průběhy zaznamenejte a v závěru se k těmto průběhům vyjádřete. Snímač IRC použijte z modulu DC motoru obr. 9 (nutné napájení modulu).
Dle specifikace cvičícího s využitím 7493 vytvořte děličku pulsů 2, 3, 4, 5, … a pomocí Logic Analyzer proveďte záznam průběhů. V závěru se opět vyjádřete ke grafickým průběhům naměřených signálů.
Obr. 9 Modul s DC motory a IRC snímačem (Enkodér)
Lze využít integrovaný asynchronní čítač 74LS93 jako dělič?
Kolik stavů má čtyřbitový asynchronní čítač?
Nakreslete časové průběhy na vstupu a výstupech binárního asynchronního čtyřbitového čítače.
Jakých klopných obvodů pro realizaci čítače využívá integrovaný čítač 74LS93?
Jaký je rozdíl mezi kombinačním a sekvenčním logickým obvodem?
Co je to TTL logika?