TECHNICKÉ ŘEŠENÍ LOGICKÝCH OBVODŮ

Konkrétní realizace logických operátorů může být různá v závislosti od vybraných stavebních prvků. Jinak se budou logické operátory realizovat pomocí relé, elektronek, diod a nebo tranzistorů. Společné je to, že každému logickému stavu 0 a 1 odpovídá vždy určitý fyzikální stav. Tak například logickému stavu 0 odpovídá fyzikální stav představovaný napětím U₁ a logickému stavu 1 odpovídá fyzikální stav reprezentovaný napětím U₂. V současné době elektrotechnický průmysl vyrábí celou škálu logických obvodů ve formě integrovaných obvodů. Tyto se dělí do několika skupin v závislosti na technologii výroby, kterých existuje celá řada. Nejrozšířenější jsou technologie označované jako TTL, CMOS.

Základní charakteristiky logického členu:

Logické obvody fungují bez jakéhokoliv individuálního nastavování v širokém rozmezí změn vnějších parametrů. Základní charakteristiky logického členu jsou:

- výstupní větvení: počet jednotlivých vstupů, které může výstup napájet,

- zpoždění signálu členem: t_LH- doba zpoždění odpovídající přechodu z dolní úrovně L (logický stav 0) na horní úroveň H (logický stav 1), t_HL - doba zpoždění odpovídající přechodu z horní úrovně H (logický stav 1) na dolní úroveň L (logický stav 0), střední doba zpoždění určuje dynamické charakteristiky logického členu

- náběh a doběh impulzu: náběh (t_p) a doběh (t_z) impulzu se měří mezi 10 a 90 % rozkmitu signálu

- hladiny při správné funkci: v každé technologii jsou definovány minimální a maximální signály pro logické stavy 1 a 0 na vstupu a na výstupu logických členů. Tak například v TTL technologii vstupní signály logické 1 a 0 jsou U_1H a U_1L, výstupní signály logické 1 a 0 jsou U_0H a U_0L. Pro tyto signály platí U_1H = 2 V, U_1L = 0,8 V, U_0H = 2,4 V, U_0L = 0,4 V,

- odolnost proti rušení: charakterizuje se pomocí amplitudy vstupního signálu, který způsobí změnu stavu na výstupu obvodu. Statická odolnost proti rušení na úrovni logické jedničky je rovna U_0H - U_1H a na úrovni logické nuly je U_1L - U_0L,

- napájecí napětí a přípustný rozptyl napájecích napětí: napájecí napětí je v různých technologiích různé a přípustný rozptyl napájecích napětí je u některých technologií malý (TTL 5 %) u druhých velký (CMOS 300 %),

- spotřeba: závisí na technologii výroby, je pravidlem, že čím větší pracovní kmitočet, tím větší spotřeba.

Technologie TTL

Technologie výroby integrovaných logických obvodů TTL je v současné době jednou z nejrozšířenějších. Svůj název "tranzistorově-tranzistorová logika" dostala tato technologie podle toho, že vstupní a výstupní obvody jsou realizovány na tranzistorech. Základním logickým členem v této technologii je logický operátor NAND, jehož realizace je ukázána na obrázku níže. Realizace logického operátoru NOR v TTL technologii je ukázána na obrázku níže. Napájecí napětí TTL logických obvodů je 5 V. Existuje několik modifikací TTL stavebnic, které se liší především rychlostí a spotřebou. Normalizované označení TTL logických obvodů je odvozeno od značení výrobků firmy Texas Instrumets.

Logický operátor NAND v technologii TTL:

Logický operátor NOR v technologii TTL:

provedení	značení	zpoždění	spotřeba na člen
normální řada	74 ...	13 ns	10 mW
rychlá řada	74 H ...	6 ns	22 mW
s malou spotřebou	74 L ...	33 ns	1 mW
rychlá řada Schottky	74 S ...	3 ns	18 mW
s malou spotřebou Schottky	74 LS ...	10 ns	2 mW

TTL logické obvody nedovolují spojování několika výstupů paralelně. V některých zvláštních aplikacích je vhodné používat tzv. montážní součin (paralelní spojení několika výstupů). Pro tyto účely jsou vyráběny TTL obvody, které mají ve výstupní části pouze jeden tranzistor (u běžných TTL obvodů je výstupní část tvořena dvěma tranzistory) působící jako spínač. Tyto logické obvody se nazývají TTL obvody s otevřeným kolektorovým výstupem. U těchto obvodů můžeme spojovat více výstupů paralelně a tyto výstupy přes rezistor připojit na kladný pól napájecího napětí. Tyto typy obvodů se používají pro propojování logických soustav tzv. sběrnicemi. Realizace montážního součinu pomocí TTL obvodů s otevřeným kolektorem má i své nedostatky, především je to zhoršení dynamických vlastností. Toto je odstraněno u TTL logických obvodů s třístavovými výstupy. Tyto obvody mohou mít na výstupu tři stavy: stav logické 1, stav logické 0 a stav Z kdy je výstup odpojen (tzv. vysokoimpedanční stav). Výstupy těchto obvodů mohou být taktéž paralelně spojovány.

Technologie MOS

Tyto typy logických obvodů jsou založeny na použití tranzistorů řízených polem. Obvody typu PMOS a NMOS jsou téměř výhradně používány pro složité logické obvody, jako jsou paměti s velkou kapacitou a mikroprocesory. Obvody typu CMOS se používají pro logické obvody nízké a střední integrace, avšak v poslední době se používají i pro mikroprocesory. Ve srovnání s technologií TTL jsou obvody typu MOS pomalejší, ale dovolují realizaci vyšší hustoty integrace (mohou dosahovat řádově hustoty 10⁶ aktivních prvků na čip). Realizace negace logického součinu (NAND) a negace logického součtu (NOR) v MOS technologii je ukázána na obrázku níže.

Realizace logických operátorů NAND a NOR v MOS technologii